# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

DIALOG(R)File 352:Derwent WPI

(c) 2001 DERWENT INFO LTD. All rts. reserv.

008796591

\*\*Image available\*\*

WPI Acc No: 1991-300605/199141 XRAM Acc No: C91-130501

XRPX Acc No: N91-230162

Mfr. of thin film FET - forms source and drain regions by masking, doping, and laser annealing semiconductor layer on insulator substrate

NoAbstract Dwg 1a-e/2

Patent Assignee: CASIO COMPUTER CO LTD (CASK)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No JP 3201538 Kind Date Applicat No

Kind Date Week

19910903 JP 89343584 Α

19891228 199141 B A

Priority Applications (No Type Date): JP 89343584 A 19891228

Title Terms: MANUFACTURE; THIN; FILM; FET; FORM; SOURCE; DRAIN; REGION;

MASK; DOPE; LASER; ANNEAL; SEMICONDUCTOR; LAYER; INSULATE;

SUBSTRATE; NOABSTRACT Derwent Class: L03; U11; U12

International Patent Class (Additional): H01L-021/33; H01L-029/78

File Segment: CPI; EPI

DIALOG(R)File 347:JAPIO

(c) 2001 JPO & JAPIO. All rts. reserv.

03538638

\*\*Image available\*\*

MANUFACTURE OF THIN FILM TRANSISTOR

PUB. NO.:

**03-201538** [JP 3201538 A]

PUBLISHED:

September 03, 1991 (19910903)

INVENTOR(s): WAKAI HARUO

APPLICANT(s): CASIO COMPUT CO LTD [350750] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.:

01-343584 [JP 89343584]

FILED:

December 28, 1989 (19891228)

INTL CLASS:

[5] H01L-021/336; H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R002 (LASERS); R004 (PLASMA); R097 (ELECTRONIC MATERIALS

-- Metal Oxide Semiconductors, MOS)

JOURNAL:

Section: E, Section No. 1138, Vol. 15, No. 465, Pg. 66,

November 26, 1991 (19911126)

# ABSTRACT

PURPOSE: To manufacture a transistor with a semiconductor layer made into an extremely thin film without using ion implantation by forming a doping mask on a channel of the semiconductor layer, and forming a source region and a drain region by means of plasma doping and laser annealing. CONSTITUTION: An extremely thin semiconductor film 12 which comprises i-Si and whose thickness is for example 100 angstrom is deposited on a glass substrate 11. An insulating layer made of silicon nitride is deposited and patterned to form a doping mask 13. With the mask 13 used as a mask the layer 12 is plasma-doped by dopant plasma 14 to implant phosphorus or boron 12 except a masked part. XeCl excimer laser is into laser-annealed by a laser beam 15 to make parts other than the masked part u(sup +)-regions 16, 17. Therefore a semiconductor layer 17 can be made thinner by more than a 1/10 factor for example from approximately 1500 angstrom to 100 angstrom.

99日本国特許庁(JP)

10 特許出願公開

# 母公開特許公報(A) 平3-201538

Sint.Cl. 5
H 01 L 21/3

識別記号

庁内整理番号

❷公開 平成3年(1991)9月3日

H 01 L 21/336 29/784

9056-5F H 01 L 29/78 3 1 1 P 審査請求 未請求 請求項の数 1 (全5頁)

**日発明の名称** 薄膜トランジスタの製造方法

②特 願 平1-343584

②出 願 平1(1989)12月28日

@ 発明者 若井 晴 #

東京都八王子市石川町2951番地の5 カシオ計算機株式会

**补八王子研究所内** 

勿出 顧 人 カシオ計算機株式会社

東京都新宿区西新宿2丁目6番1号

## 明 網 咨

# 1. 発明の名称

辞誤トランジスタの製造方法

## 2. 特許請求の範囲

総録基板上に半導体層を形成する工程と、前記 半導体層のチャネル部上にドーピングマスクを形成し、前記半導体層にプラズマドーピング及びレーザアニールによりソース領域およびドレイン領域を形成する工程と、前記ドーピングマスクを除去してからゲート総縁層およびソース、ドレイン、ゲート電衝を形成する工程とからなることを特徴とする韓政トランジスタの製造力法。

## 3. 発明の詳細な説明

# 【産業上の利用分野】

本発明は、存践トランジスタの製造方法に係り、 特にコプラナー型薄膜トランジスタ(TFT:T hin Film Transistor)の製 造方法に関する。

## 【従来の技術】

被基テレビ等に使用される被晶表示装置として

は、単純マトリクス型がある。しかし、高コント ラスト及び高時分割駆動を実現するには、単純マ トリクス型では限界がある。そこで、走査電腦と 信号電極のマトリクス交点部の各画素ごとにスイ ッチ来子と必要に応じてキャパシタ来子を付加・ 集積し、コントラストやシスポンスなどの表示性 俄の向上を図るようにしたアクティブマトリクス 型が用いられるようになってきている。特に、3 **築子のスイッチ素子の中でも健康トランジスタ** (以下、通宜TFTと略記する) を用いたものは 低電圧で動作可能であり、C-MOS ICとの 適合性が優れていること、また周辺回路を買一の 基板上に組み込める可能性があることなどから、 将来パリスタやMIMなどの2増子の非線形素子 をしのぎ主流になると考えられている。また、T FTの半導体材料も以前はCdSeのみであった が、アモルファスシリコン (a - Si)、ポリシ リコン(p-Si) などの材料も用いられるよう になっている。pーSi形TFTでは広答の速い スイッチング特性が得られるとともに、駆動回路

# 特閒平3-201538(2)

来子などの魔辺回路をTFTマトリクス基でにいることが容易であるが、 a ー S i 形 T F T の場合には、このとなるのは、 B T F T の場合には、このとの内では、 P T F T の場合には、 C T F T の場合にいる。 しいかで、 B T F T の場合にいるの内ででは、 P T T T の場合にいるとなる利点がある。 また、 T F T の場合にいるが不 関 となるが スタガー型とその後の は T F T の 基 と 逆に した 逆 スタガー 型 と で な が 知られている。

ところで、薄膜トランジスタにおける lorrの低減、安定化のためには半導体層の超線膜化が有効であるという報告がある (THE 21st Conference on solid state Devices and MATER IALS, 1989 千森集A-6-2 (P97~100) 参照)。

ごのような薄膜トランジスタのソース、ドレイ

ーザ (発光波長 λ = 3 0 8 nm) を用いたレーザビーム 6 によるレーザアニールによってアモルファスシリコン (α = S i) からなる半導体層 2 をポリシリコン (p = S i) 化させる。ポリシリコン化させることにより電界効果電子移動度μを高め、応答速度の速いスイッチング特性を得ることができる。

次いで、第2図(E)に示すように、例えばブラズマCVD法により空化シリコン(SINx)からなるゲート絶縁器7を堆積し、パターニングする。

次いで、第2回(F)に示すようにスパッタ法により、例えばA8からなる専体層を堆積し、パターニングしてソース電極8、ドレイン電極9およびゲート電極10を形成して完成する。

# [発明が解佚しようとする課題]

しかしながら、このような従来の辞談トランジスタにあっては、ソース、ドレインのn\*領域4,5を形成する際、下地であるi-Si半導体層2との加工選択比がとれないために半導体層2の超

ンの形成方法としては、イオン注入法を採用するのが一般的である。ところが、イオン注入装置は 高価でかつスループットが小さく、大型基板での デバイス最適には不適である。

次いで、第2図 (D) に示すようにエキシマレ

移腹化は事実上不可能となっており、従ってイオン注入方法を用いずに半導体層を超薄膜化したコプラナー型薄膜トランジスタを製造するのは困難なのが現状である。

すなわち、半導体層2となるポリシリコンは一 般にパルクの抵抗が低く、導性率が高いという特 性があり、電流を流したときには問題がないもの の、電流を旋したくないときであってもリーク電 旋が流れてしまう。このようなリーク電流が増加 すると被晶表示装置に用いた場合はフリッカが多 くなり、また箭袋能力も増大することとなる。従 って、リーク性説を抑える特性を斉めるために牛 導体圏2をできるだけ徐くする必要があるが、従 来の構造のものでは半導体層2とm\*領域4.5 とは不純物(P又はAs等)がドープされている かいないかの差のみであって材質はほとんど同じ である。従って、製造時において、n°領域4。 5 をパターニング加工するとき(第2図 (C) 参 諷)に半導体層2もある程度削られる(オーパエ ッチ)ことになる。この場合、 n \*領域 4 。 5 が

# 特閒平3-201538 (3)

確実にパターニングされないと即リークしてしま うことから半導体層 2 の該原を予め厚くする必要 がある。

以上のようなことからコプラナー型TFTの半 導体層 2 の超神膜化の実現は困難であり、イオン 注入法を用いずに半導体層を超神膜化することが 可能な静膜トランジスタが要望される。

本発明の目的は、イオン注入法を用いることなく半導体層を超離終化した確認トランジスタの製造方法を提供することにある。

#### [課題を解決するための手段]

( )

本発明による神験トランジスタの製造方法は、 熱器拡上に話性層となる半導体層を形成する工程と、前記半導体層のチャネル部上にドーピング マスクを形成し、前記半導体層にプラズマドーピング マスクを形成し、前記半導体層にプラズマドーピング マスクを形成し、前記半導体層にプラズマドーピング ング及びレーザアニールによりソース 領域および ドレイン領域を形成する工程と、前記ドーピング マスクを強去してからゲート絶縁層およびソース、 ドレイン、ゲート電極を形成する工程とからなる ものである。

に、例えばプラズマCVD法により変化シリコン (SINx)からなる絶縁層を堆積し、パターニングしてドーピングマスク13を形成する。

次いで、第1図(C)に示すようにドーピングマスク13をマスクとして半導体層12をドーパントプラズマ14によりプラズマドーピングする。ここで、プラズマドーピングは、例えばH。稀釈のPH。又はB。H。のプラズマ放電中に晒すことによって行なわれ、これによってマスキングされたところ以外の半導体層12にリン(P)又はポロン(B)が行ち込まれる。

次いで、第1図 (D) に示すようにXeCsエキシマレーザ (λ=308m) をレーザピーム15によるレーザアニールによってマスキングされたところ以外がソース、ドレインのn\*領域16。17となる。

次いで、第1図(E)に示すようにドーピングマスク13を除去し、その後、第1図(F)に示すように、例えばプラズマCVD法により変化シリコン(SiNx)からなるゲート絶録暦18を

#### [作用]

上記した手段によれば、ソース領域およびドレイン領域を形成する数にエッチング工程を用いないので半導体層がオーパエッチされる神戸を厚くがなく、オーパエッチを考慮して予め神戸を見いておくが変がない。また、ソース、ドレイアニーがはの形成をプラズマドーピング、レーザアニールがで行なっているので、高値でかつスループットがで行なっていることができ、トランジスタや住の向上を図るという上記目的を達成することができ、

#### [実施例]

以下、本発明を関画に基づいて最明する。

第1回には本発明に係るコプラナー型移譲トランジスタの製造方法の一実施例が示されている。

この実施例では、ガラス基板11上に先ずCV D 法等によりi-Siからなり誤写が例えば10 O A の超薄膜の半導体層12を地積する(第1図 (A) 参照)。 次いで、第1図(B) に示すよう

地積し、パターニングする。

次いで、第1図(G)に示すようにスパッタ法により、例えばA1からなる事体層を堆積し、パターニングしてソース電極19、ドレイン電極2 0およびゲート電極21形成して完成する。

上記第1図(B), (E) および(F) の各工程のSiNxのパターニングを誘致系ウェットエッチャントで行なえば、下地半導体局12との選択比は十分とることができる。

以上級明したように、本実施例では半導体局1 2をドーピングマスク13でマクスし、プラズマドーピングにより不純物を打ち込んで、その後レーザアニールするとマスキングされたところ以外がn\*領域16,17となる。従って、従来のものと比べて半導体局17を約1500人から100人程度に一桁以上はくすることが可能になり、イオン注入法を用いることなく半導体層を超薄額化させたコプラナー型薄膜トランジスタを製造することができる。

なお、上記実施例における半導体層12や絶縁

# 特開平3-201538(4)

暦18、ゲート電極21等の材質は一例であって、 各々関ーもしくは類似の性質を有する他の材理を を用いることができることはいうまでもない。

# [晃明の効果]

この発明は、ソース、ドレイン領域をプラズマドーピング後、レーザアニールによって形成しているので、オーパエッチに備えて严め襲撃を行っているので、オーパエッチに備えて歴を経撃した。ことができ、Iorrの低減、安定化を向上させることができるという効果を有する。また、イヤンと大きを用いずに実現できることができ、大型基板の量産にも有利なものとなる。

#### 4. 図面の簡単な説明


第1四(A)~(G)は水発明に係るコブラナー型神談トランジスタの製造方法の一実施例を工程順に示す新面図、


第2個 (A) ~ (F) は従来のコプラナー型簿 腹トランジスタの製造方法の一実施例を工程額に

# 示す断面図である。

1 1 ····ガラス基板、1 2 ···· 牛串体層、1 2 a ···・チャネル部、1 3 ···・ドーピングマスク、1 4 ···・ドーパントブラズマ、1 5 ···・レーザピーム、1 6 , 1 7 ···· n\*領域、1 8 ···・ゲート総練図、1 9 ···・ソース電極、2 0 ···・ドレイン電極、2 1 ···・ゲート電極。

# 特許出題人 カシオ計算機株式会社





# 特開平3-201538 (5)

